ALTERA 基于 ASIC 和 SoC 的系统继续扩大其复杂性和设计规模，亟需以合理成本实现高集成度的验证解决方案。ALTERA基于 FPGA 的硬件辅助验证解决方案可根据下一代的复杂性和设计规模进行扩展，实现更短的产品周期、更快的验证速度和高度的系统集成，同时不会牺牲成本效益。

 

ALTERA Stratix 10 GX 10M FPGA

ALTERA Stratix 10 GX 10M FPGA 采用 1020 万个逻辑元件、2304 个用户 I/O 引脚、308 Mb 内存和多达 48 个收发器，可提供高达 17.4 Gbps 的带宽，属于世界较高水平，适合 ASIC 原型设计和仿真工作负载。

 

ALTERA Stratix 10 GX 2800 FPGA

ALTERA Stratix 10 GX 2800 FPGA 采用 270 万个逻辑元件、1160 个用户 I/O 引脚、244 Mb 内存和多达 96 个收发器，可提供高达 17.4 Gbps 的带宽，非常适合 ASIC 原型设计和仿真应用程序。

 

ALTERA Stratix 10 直接接口总线 (DIB) FPGA IP 用户指南

了解如何用具体例子说明和设计仅适用于ALTERA Stratix 10 GX 10M FPGA 的 DIB ALTERA Stratix 10 FPGA IP。

ALTERA Stratix 10 设备系列引脚连接准则

了解如何恰当建立符合 I/O 分配和放置规则的设备引脚连接。

ALTERA Stratix 10 配置用户指南

了解支持的配置方案以及如何恰当配置ALTERA Stratix 10 设备。

ALTERA Stratix 10 高速 LVDS I/O 用户指南

了解ALTERA Stratix 10 高速 LVDS I/O 的架构、功能、设计考量和实施。

ALTERA Stratix 10 GX FPGA 开发套件用户指南

了解ALTERA Stratix 10 GX FPGA 开发主板的入门指南。

ALTERA Stratix 10 设备数据表

了解ALTERA Stratix 10 设备的电气特性、开关特性、配置规格和时序。

面向 ASIC 原型设计以太网 IP 的低延迟 40G 用户指南

了解如何实施和设计用于 ASIC 原型设计ALTERA FPGA IP 的低延迟 40G 以太网。

 

Altera代理提供更多更专业的Altera模拟和原型设计解决方案，为您的产品提高转化力、实现产品溢价、构建差异化竞争力。