莱迪思半导体公司（NASDAQ: LSCC）宣布推出Lattice Diamond 设计软件，针对莱迪思FPGA产品的旗舰设计环境。Lattice Diamond 1.3软件的用户将受益于主要的新功能，包括时钟抖动分析。现在Lattice Diamond 1.3软件还集成了莱迪思的PAC- Designer 6.1混合信号设计工具，为莱迪思的可编程混合信号Platform Manager 器件提供设计支持。

此外，Lattice Diamond 1.3软件增强了对MachXO2™器件系列的支持，针对 LCMXO2- 1200和LCMXO2-1200U器件提供最终生成的SSO模型的比特流，并为LCMXO2-2000U添加了晶圆级封装支持，这正符合非常大批量、成本敏感的应用所需。

买芯片网专注整合全球优质莱迪思代理商现货资源，是国内领先的Altera(英特尔)、Lattice(莱迪思)、Xilinx(赛灵思 AMD)芯片采购服务平台，买芯片网轻松满足您的芯片采购需求.

“我们的用户正快速迁移到Lattice Diamond设计工具，为了从直观的设计环境和针对低功耗和成本敏感的FPGA应用所需的高质量结果中受益。”莱迪思的软件营销总监Mike Kendrick说道，“ Lattice Diamond1.3软件进一步增强了用户的工作效率，以及他们期望从Lattice Diamond设计工具得到的结果。“

针对MachXO2器件系列的增强支持

Lattice Diamond设计环境使用户可以轻松地探索设计替代方案，因为他们的目标是成本敏感、低功耗、大批量的应用， MachXO2系列适合这些类型的应用。现在Lattice Diamond 1.3软件包括更新的时序和功耗分析器件的信息，以及最终生成包，码流和针对MachXO2 LCMXO2 - 1200和LCMXO2 1200U器件的基于实际硅特性的SSO分析数据。值得注意的是，这些变化，再加上不断改善的综合，MAP和PAR实现引擎，使得针对LCMXO2器件的大多数设计的Fmax提高了 5％至15％。

在更短的时间内使设计更可靠并优化成本

Lattice Diamond 1.3软件使用户能够对设计更加有信心，并确保设计更稳定，适应其运行环境。例如，现在设计人员可以添加用户自定义的时钟抖动到他们设计的时钟，同时他们能够对这些设计进行静态时序分析。用户控制时钟抖动量，他们通过扩展现有的时序选择获得所要的时钟信号模型，并从跟踪报告和时序分析视图中看到分析结果。当时钟抖动改变时，时序分析视图快速更新分析结果。

此外，现在Lattice Diamond 1.3软件帮助那些希望将他们的设计迁移到一个较低成本的相同器件系列的器件中的用户，同时保留当前的封装和电路板布局。MachXO2器件系列和更高性能的LatticeECP3™FPGA器件都具有这种特点。在封装视图和表格视图中为用户提供引脚的迁移信息，诸如不兼容的引脚。此引脚迁移信息也可以导出到引脚布局文件。

更高效的设计流程

Lattice Diamond软件集成了一个直观的，现代的图形用户界面，一些新概念帮助用户迅速地探索设计的替代方案，以满足他们的成本，功耗和性能目标。Lattice Diamond 1.3软件用几个新的设计流程的增强扩展了这个方法。例如，现在项目可以支持复杂的多文件测试基准，并允许对相同的设计块有多个设计表示（如针对综合的一个描述和对模拟的不同描述）。模拟向导能自动确定哪些文件应该设置模拟，并对模拟器传递正确的选项。此外，现在综合设计约束流更直观，可管理多个文件，类似后端选择文件。当使用Lattice Diamond的片上调试器Reveal™分析器时，现在用户可以下载大量的跟踪数据和配置复杂的触发设置，比以前的方法快10倍以上。

使设计探索更加容易

现在Lattice Diamond 1.3软件对综合之后的设计分层中的每个逻辑模块提供器件资源利用率，使用户能够对如何构建他们的设计做出早期的设计决策，使他们可以优化整个器件的利用率。

此外，为了探索设计的替代方案，当使用由运行管理器提供的多种实现的并行处理时，现在用户可以选择最佳运行方案。现在用户可以在运行管理器中直接选择有效的实现，在多个布局和布线运行中挑选一个来使用，以便其后的设计流程可以基于最佳的布局和布线运行方案。

使用更加方便

Lattice Diamond用户界面结合领先的特性和定制，使用更加方便，因此用户可以更快速地完成他们的设计。采用Lattice Diamond1.3软件，现在用户可以用一个非常直观的的方式对他们的器件进行编程。新的Diamond编程器完全支持ispVM™系统的直接编程特性，全面的可独立运行的器件编程管理器。Diamond编程器大大改进了最常使用的步骤，如设置电缆、扫描电路板、对器件的直接编程。Diamond编程器是可用作为一个独立的工具完全集成至Lattice Diamond环境，或者作为一个独立的工具。

与PAC- Designer 6.1软件相集成

Lattice Diamond 1.3软件提供了以前混合信号设计人员所没有的自动化模拟环境，与PAC - Designer6.1软件相集成简化了平台管理设计。无论是通过Platform Manager的内部CPLD控制测试关键的模拟I / O引脚的功能，或是在Platform Manager的FPGA控制部分内，检查用Verilog或VHDL编写的增强数字控制功能的整合，PAC-Designer 6.1软件无缝地与Diamond 1.3设计工具相集成，以编译整个设计，构建必要的激励文件，然后在Aldec公司的Active - HDL模拟器内自动生成初始时序波形。

第三方设计工具支持

Lattice Diamond软件包括适用于Windows和Linux的Synopsys公司的Synplify Pro高级 FPGA综合。还包括适用于Windows 的Aldec公司的Active - HDL莱迪思版II模拟器。

除了提供Synplify Pro和Active - HDL的OEM版本的工具，Synopsys公司的 Synplify Pro和Aldec公司的Active - HDL的完整版本也可用莱迪思器件。 Mentor Graphics公司的ModelSim SE和Precision RTL综合也支持莱迪思器件。

Lattice中国海量优质的信息资源、行业资讯、最新开发方案等资讯信息平台。