赛灵思（XILINX）Virtex UltraScale 器件在 20nm 提供最佳性能与集成，包含串行 I/O 带宽和逻辑容量。作为在 20nm 工艺节点的业界仅有高端 FPGA，此系列适合从 400G 网络到大型 ASIC 原型设计/仿真的应用。
可编程系统集成
- 多达 5.5M 系统逻辑单元，采用 20nm 工艺，和第 2 代 3D IC
- 集成式 100G 以太网 MAC 和 150G Interlaken 内核
提升的系统性能
- 高利用率使速度提升两个等级
- 30G 收发器: 用于芯片对芯片、芯片对光纤的 28G 背板
- 功耗减半的 16G 背板收发器
- 2400Mb/s DDR4 可稳定工作在不同 PVT 条件下
BOM 成本削减
- 成本降低达 50% – 是 Nx100G 系统每端口成本的½
- VCXO 与 fPLL (分频锁相环) 的集成可降低时钟组件成本
- 中间档速率等级芯片可支持 2400 Mb/s DDR4
总功耗削减
- 较之上一代，达 40% 功耗降低
- 通过 的类似于 ASIC 的时钟实现精细粒度时钟门控功能
- 增强型系统逻辑单元封装减小动态功耗
加速设计生产力
- 与 Kintex UltraScale 器件引脚兼容，可扩展性高
- 从 20nm 平面到 16nm FinFET 的无缝引脚迁移
- 与 Vivado Design Suite 协同优化，加快设计收敛
赛灵思（XILINX）Virtex UltraScale 器件 应用
- 4x100G 转发器
- 400G MAC - Interlaken Bridge
- 2x100G 复用转发器
- 400G OTN 交换机 (POTS)
- ASIC 原型 & 仿真
数十年来，Xilinx 为网络中的所有有线和无线网络设备提供了可靠的可编程器件。从 3G、4G、5G 发射塔、千兆位至多兆兆位传输设备，一路通过边缘进入云端，这个网站很可能要经过多款 Xilinx 器件才能到达您的显示屏。
Xilinx Zynq RFSoC DFE 是一类具有突破性意义的自适应无线电平台，为 5G 无线电大规模部署实现硬化的数字前端（ DFE ）。Zynq RFSoC DFE 将硬化的数字前端（ DFE ）模块与灵活应变的可编程逻辑相结合，为涵盖低、中、高频段频谱的广泛用例打造了高性能、低功耗且经济高效的 5G NR 无线电解决方案。Zynq RFSoC DFE 提供了最出色的技术平衡 - 采用硬化模块的 ASIC 的成本效益，以及可编程与自适应 SoC 的灵活性及可扩展性优势。
Xilinx 电信加速器卡将标准服务器转变为虚拟基带单元，具有 O-RAN 5G 部署所需的高性能、低延迟和能效。交钥匙解决方案使运营商、系统集成商和 OEM 能够快速进入市场并简化边缘服务的部署。
Xilinx 构建一系列连接解决方案，帮助您更快完成设计。从可帮助您从 FPGA 连接至各种其它芯片组的 IP 接口解决方案到有助于在 FPGA 内部实现桥接器逻辑的 IP 核，Xilinx 都将为您保驾护航，使您的设计构建工作变得轻松、快捷。此外，Xilinx 还提供几款开发板与这些 IP 解决方案配合使用。
外部连接
有了 1M 至 400G 的以太网解决方案、从 Gen1x1 到 Gen3x16 的 PCI Express 以及运行速率可达 25G 的一系列其它接口 IP，我们将充分满足您的带宽需求。
Xilinx 提供多种 IP 解决方案，用于在 FPGA 逻辑内部连接不同的 IP 块。虽然有大量不同的外部接口协议，Xilinx 还是对采用 AXI4 协议的 IP 互连进行了标准化。
所映射的 AXI 内存和 AXI Stream 都可用于移动数据。在地址和控制必须采用数据分开发送而且每一个都通过其自己的 AXI 总线发送时，就会使用所映射的 AXI 内存。 在没有突发限制以及单独的地址／控制 AXI 总线的情况下传输高速数据时，可使用 AXI Stream。 Xilinx 还提供用于控制接口的 AXI Lite。
AXI SmartConnect
只在 Vivado IP 集成器中支持的最新高速解决方案专门用于连接 AXI 内存映射接口。 1
AXI Interconnect
可连接所映射 AXI 内存接口和／或 AXI Lite 接口的第一代解决方案在 RTL 以及基于 GUI 的 Vivado IP 集成器中提供支持。
AXI Stream Interconnect
在 RTL 以及基于 GUI 的 Vivado IP 集成器中提供支持的高速解决方案用于连接基于 AXI Stream 的接口。
AXI DMA
将 AXI Stream 与 AXI 内存映射接口连接在一起的解决方案。
硬件仿真是对开发中的系统进行调试和功能验证的过程。综合硬件功能验证对于降低开发成本和缩短上市进程至关重要。处理设计修改时，仿真可提供快速启动和快速周转时间。此外，仿真还可提供高度的设计可访问性及调试可见性，这样，ASIC 设计人员就可在流片前发现潜在的硬件故障。随着软件复杂性和成本的急剧上升，早期的硬件验证对于降低风险和加速系统开发至关重要。
为了最大限度提高系统性能并使用仿真器实现可预测的更快设计周期，Xilinx提供了最全面的设计方法和设计开发平台。 Vivado 设计套件向仿真类系统设计人员提供了业界一流的开发体验。这是 Xilinx 第三代仿真类工具、IP 及设计流程。
对于仿真平台，Xilinx 解决方案：
- 有助于大型设计消除在许多情况下对多芯片分区的需求
- 通过提供快速的布局和路由来降低大型 ASIC 和 ASSP 设计的开发风险
- 降低系统级功耗
- 通过 ASIC 类时钟及路由架构实现高利用率
- 实现高级调试与仿真加速
凭借 Virtex-7 2000T FPGA 和 Virtex UltraScale VU440 FPGA，Xilinx 一直是最大容量 FPGA 的市场领导者。16nm Virtex UltraScale+ 系列现在包括世界上容量最大的 FPGA - Virtex UltraScale+ VU19P FPGA，实现高端器件连续三代的持续领先。
Virtex-7 2000T 内置 ASIC 仿真功能
- 2M 逻辑单元、 6.8B 晶体管
- 36 个 12.5Gb/s 串行收发器
- 46 Mb block RAM
- 1,200 个 I/O
- 第一代 SSI 技术
Virtex UltraScale VU440 在 20nm 下将器件密度提高 4 倍
- 5.5M 系统逻辑单元、 20B 晶体管
- 48 个 16.3Gb/s 串行收发器
- 89 Mb block RAM
- 1,456 个 I/O
- 第二代 SSI 技术
Virtex UltraScale+ VU19P 具全球最大容量的 FPGA
- 拥有 900 万个系统逻辑单元、35B 晶体管
- 80 个 28Gb/s 串行收发器
- 94.5Mb block RAM
- 2,072 个 I/O
- 第三代 SSI 技术
赛灵思（XILINX）行业领先 FPGA
Xilinx 提供综合而全面的多节点产品系列充分满足各种应用需求。无论您在设计需要最大容量、带宽和性能的新型高性能网络应用，还是寻找低成本、小引脚 FPGA 来将便携式技术提升到新的水平，Xilinx FPGA & 3D IC 为您提供系统集成，并优化性能功耗比。
赛灵思致力于通过开发高度灵活和自适应的处理平台，为从端点到边缘再到云端的多种不同技术的快速创新提供支持。赛灵思是 FPGA、硬件自适应 SoC 及 ACAP 的发明者，旨在提供业界最具活力的处理器技术。
自适应计算加速平台（ACAP）Versal 架构旨在使所有类型的开发者能够加速其整个应用程序，通过优化的硬件和软件实现具有颠覆性的性能，提供比芯片设计周期更快的自适应解决方案。
Xilinx UltraScale 架构提供了前所未有的集成化水平和功能，实现 ASIC 系统级性能，以满足需要大量 I/O 和存储带宽、海量数据流、DSP 以及包处理性能的严格应用需求。我们的突破性产品系列还包括支持最高带宽及系统集成的业界独有硬件可编程同构及异构 3D IC。此外，我们的软硬件及 I/O 自适应 SoC 平台还可提供 FPGA 的高灵活性与高可扩展性、堪比 ASIC 的高性能及低功耗，以及 ASSP 的易用性。
Xilinx代理商提供更多关于Virtex UltraScale的介绍，为客户提供从专业技术支持到整体解决方案的全套服务。
